炬力筆試題目

時(shí)間：2020-12-07 20:14:32 筆試題目我要投稿

炬力筆試題目

一.選擇題

炬力筆試題目

1.降低NMOS的開(kāi)啟電壓VT的方法，哪種無(wú)效？

A.減少襯底的P型摻雜濃度

B.減少氧化層厚度

C.增加源漏極的N型摻雜濃度

D.減少溝道長(zhǎng)度

2.IO PAD 的設(shè)計(jì)，一般不常考慮的因素

A.ESD特性

B.驅(qū)動(dòng)能力

C.施密特觸發(fā)器

D.襯偏效應(yīng)

3.邏輯電路低功耗設(shè)計(jì)中，無(wú)效的方法

A.采用慢速設(shè)計(jì)

B.減少信號(hào)翻轉(zhuǎn)

C.減少I(mǎi)C面積

D.采用較慢速的時(shí)鐘。

二.問(wèn)答題

1.寫(xiě)出序列探測(cè)器“11000”的RTL代碼。

2.分析一個(gè)CMOS電路的'邏輯功能（同或門(mén)）。

3.分析一個(gè)CMOS電路的邏輯功能（三態(tài)門(mén)）。

4.畫(huà)出全加器的CMOS電路，說(shuō)明延時(shí)的估算方法。

5.A,B為兩個(gè)時(shí)鐘，頻率差最小為1/8。如果A的頻率高，C="0"；否則C="1"；編程實(shí)現(xiàn)。

6.編程實(shí)現(xiàn)FIR濾波器，系數(shù)為C0,C1,C2,C3,C2,C1,C0。輸入DI，輸出DO。系數(shù)和DI均為8比特。

7.一個(gè)圓盤(pán)，一半黑，一半白。有兩個(gè)探測(cè)器，用1表示白，0表示黑。設(shè)計(jì)一個(gè)電路，可以探測(cè)出圓盤(pán)是順時(shí)針轉(zhuǎn)動(dòng)還是逆時(shí)針轉(zhuǎn)動(dòng)。

【炬力筆試題目】相關(guān)文章：

夜间福利网站,免费动漫av,一级做a爰片久久毛片免费陪,夜夜骑首页,黄色毛片视频,插插插操操操,综合av色